Croisière au coeur d'un OS Etape 4 : La pagination

X86 : Rappel

Sur l’architecture x86 (en mode protégé), Intel a préféré ne pas trancher entre segmentation et pagination. Leur MMU supporte en effet les deux mécanismes qui peuvent être utilisés en même temps.

Comme vu dans les articles précédents, l’adresse fictive manipulée par le processeur, appelée adresse logique dans l’architecture x86, est traduite en deux étapes :


1. adresse logique => adresse linéaire par la partie segmentation de la MMU du x86,

2. adresse linéaire => adresse physique (ie en RAM) par la partie pagination de la MMU du x86.

Nous nous intéressons ici qu'a la partie pagination de l'architecture x86. Nous allons donc regarder à quoi ressemble une adresse linéaire et comment elle est traduite en physique.




page suivante >