Simple Operating System - Chargement du noyau

Eléments d'architecture

1. Bus mémoire

Au sein de l'architecture PC, le processeur va communiquer avec trois types de composants principaux:

• Les ports d'entrée sortie
• La mémoire
• Les périphériques, bus

Pour communiquer avec les deux derniers le processeur utilise un bus commun appelé bus mémoire.

Nous rappelons qu'un bus en informatique correspond à deux bus en électronique, un bus d'adresse et un bus de données. Ces bus fonctionnent sur un certain nombre de bits variable selon l'architecture du processeur. Par exemple sur 80386 le bus d'adresse fait 32 bits et le bus de données peut varier de 32 à 128 bits.

La communication avec la mémoire se fait directement par le bus mémoire, en revanche la communication avec les périphériques peut se faire de deux manières :

• Soit le processeur dispose des commandes nécessaires pour accéder directement au périphérique.
• Soit un espace d'adresses en mémoire est reservé pour être redirigé vers le périphérique visé.

Nous dirons alors que le périphérique est mappé en mémoire.

Les ports d'entrée sortie assurent la compatibilité avec les anciens périphériques de type ISA par exemple.

Le chipset gère les communications processeur-périphériques et processeur-mémoire puisque elles ne se font ni à la même vitesse ni sur le même nombre de bits.

2. Interruptions matérielles

Les lignes d'interruptions avertissent le processeur lorsque un événement arrive sur les différents périphériques (arrivée d'un paquet sur la carte réseau, secteur d'une disquette à lire...). On peut se représenter ces lignes comme des fils reliant les périphériques au processeur. Ces fils sont dans un état constant 0 ou 1 et dès qu'un événement arrive l'état du fil change. Lorsque le processeur détecte ce changement, il interrompt le traitement en cours pour exécuter la routine associée à l'interruption (lecture du paquet réseau arrivé...).

Les anciennes architectures disposent de 16 lignes d'interruptions reliées à 2 Programmable Interrupt Controller Cette quantité étant limitée il est possible de partager une interruption pour plusieurs périphériques, il y a alors partage d'interruption. Aujourd'hui les architectures modernes disposent d'un Advanced PIC, c'est le processeur qui est capable de gérer 256 lignes d'interruptions. (Pour plus de détails consulter l'exposé des Interruptions SOS)